About Me
Code is Poetry,
Hardware is the Stage
从 RTL 到 Kernel，再到 React —— 在约束中寻找优雅的全栈之旅
为什么选择 FPGA？
因为在硅片上，每一个时钟周期都是确定的。这种确定性让我着迷。
为什么深入嵌入式？
软硬件的交界处，是最能体现工程师价值的地方。
为什么要学 Web？
好的工具应该被更多人使用。Web 是连接技术与人的最佳桥梁。
Veloris 这个名字的由来
在资源受限的世界里，每一行代码都需要被认真对待。我相信好的系统设计应该像诗一样简洁有力，像音乐一样优雅流畅。
Veloris，寓意着 速度（Velocity）与 北极星（Polaris）的结合
—— 这也是我对工程的追求
Philosophy
I Believe In
工程不仅仅是实现功能，更是一种思维方式。这些是指导我做决策的原则。
01
确定性优先
设计之初就要思考失败模式。一个"能跑"的系统不如一个"可分析"的系统。
02
拒绝黑盒
抽象是有代价的。无论 RTL、Kernel 还是 Framework，都要知道边界在哪。
03
实验驱动
Veloris 是我的实验场。不是作品集，而是验证想法能否落地的地方。
Skills
Tech Stack
硬件为基，软件为翼。三个领域，一个目标。
Core
FPGA
SystemVerilog Vivado Quartus Zynq SoC 时序分析 CDC
高性能数据流水线架构设计
5+ GHz 时序收敛优化经验
多个芯片流片项目验证
Extend
Embedded
C / C++ ARM Cortex Linux Driver RTOS 软硬协同
Zynq SoC 系统集成经验
定制 IP 的内核驱动开发
实时控制系统设计
Create
Web
React Astro TypeScript Tailwind Next.js
现代化 UI 框架实践
响应式设计与用户体验
工程化工具链搭建
Let's Connect
有想法？
聊聊看
无论是技术讨论、项目合作，还是只是打个招呼 —— 我都很乐意听到你的声音
Blog
阅读我的技术文章
在约束中寻找优雅，
在复杂中追求简洁。
—— Veloris